几种衬底及隔离的介绍

制造CMOS　IC时通常会根据不同的电路选择不同的晶园，也就是说，不同电路的CMOS器件将会制作在不同的衬底上。常见的衬底有三种：epitaxial(外延)、non-epitaxial(非外延)、SOI (silicon-on-insulator)。

外延衬底有一个重掺杂的外延层，这样会得到较低的电阻率，进而预防电路产生latch up效应。但也是因为低阻的原因，使得衬底几乎等效成一个节点，只要有噪声产生就会影响到整个电路。所以这样的衬底不适合于混合型电路（mixed-singal　circuit）。而且外延衬底成本也相对较高。外延衬底电阻率约为0.05欧.厘米。

非外延衬底较为常用，比如一些数字模拟混合型的电路都是制作在非外延的衬底上。我们通常讨论一些版图时，都是以非外延衬底作为默认衬底进行讨论的。这样的衬底电阻率约为10－20欧.厘米。因为有一定的电阻率，即电子在nwell中移动或空穴在pwell中移动都会引起电势差，所以防闩锁效应的距离通常定在20um以下以便及时控制这些不定因素。简单讲，就是P型与N型的最大距离约为20um。非外延衬底中电流相对较为统一：从一个点到另一个点。而外延层电流却都会跑到电阻较低的外延层中。

为了防噪声，应运而生了deep-nwell及triple-well工艺，如图所示：

SOI（silicon-on-insulator 绝缘隔离硅），即是在绝缘体上形成半导体薄膜。（个人认为这种方式与flatten ROM的形成原理与此有异曲同工之妙），这种方式主要的好处就是底层有隔离，减少器件之间的隔离进而加强了集成度。好比地上种萝卜，一个萝卜一个坑。以下引用网上搜索来的一段SOI介绍：

SOI（Silicon-On-Insulator，绝缘衬底上的硅）技术是在顶层硅和背衬底之间引入了一层埋氧化层。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。

速度要求较高时或有较高噪声要求时，通常会选择SOI衬底。